在 ALTPLL 宏功能中使用 PLL 计数器级联时,您可能会看到此关键警告。 PLL 计数器级联允许对两个 PLL 输出计数器进行级联,以增加可能的分压器值。 产生的输出时钟的频率非常低。
由于 Quartus® II 软件中出现错误,系统会误生成此关键警告。 您可以安全地忽略此警告。
通过查看《编译报告》的 PLL 使用部分,验证 PLL 时钟输出频率与您的设计要求相匹配。
此问题计划在 Quartus II 软件的未来版本中解决。
在 ALTPLL 宏功能中使用 PLL 计数器级联时,您可能会看到此关键警告。 PLL 计数器级联允许对两个 PLL 输出计数器进行级联,以增加可能的分压器值。 产生的输出时钟的频率非常低。
由于 Quartus® II 软件中出现错误,系统会误生成此关键警告。 您可以安全地忽略此警告。
通过查看《编译报告》的 PLL 使用部分,验证 PLL 时钟输出频率与您的设计要求相匹配。
此问题计划在 Quartus II 软件的未来版本中解决。
1
在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。
本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。