要在 Arria® V GX 和 Stratix® V GX 设备中将 fPLL 用作 Tx PLL,您必须使用原生 PHY。您应在原生 PHY MegaWi™ 中选择"外部 PLL"模式,并将 fPLL 的输出时钟连接到原生 PHY 的ext_pll_clk输入端口。
要在 Arria® V GX 和 Stratix® V GX 设备中将 fPLL 用作 Tx PLL,您必须使用原生 PHY。您应在原生 PHY MegaWi™ 中选择"外部 PLL"模式,并将 fPLL 的输出时钟连接到原生 PHY 的ext_pll_clk输入端口。
1
在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。
本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。