文章 ID: 000081250 内容类型: 故障排除 上次审核日期: 2021 年 08 月 29 日

为什么在Cyclone V GX （5CGXFC5C6U19A7） 设备变体的 pin R16 （nPERST0） 中的引脚规划器中显示 PCIe 硬接口引脚选项，适用于位于底部收发器组中的 PCIe 硬 IP？

环境

  • 英特尔® Quartus® II 订阅版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于 Quartus® II 软件版本 13.1 更新 4 及更高版本的 Cyclone® V GX （5CGXFC5C6U19A7） 的"Show PCIe 硬接口引脚"出现问题，错误地显示 PIN R16 （nPERSTL0） 与位于底部收发器组中的 PCIe® 硬 IP 相关联。

    解决方法

    位于底部收发器组中的硬 IP 的正确引脚位置是 PIN R17 （nPERSTL1）

    此问题目前计划在 Quartus II 软件的未来版本中修复

    相关产品

    本文适用于 1 产品

    Cyclone® V GX FPGA

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。