说明
在 Arria® V 设备的 LVDS 模式下编译三速以太网 （TSE） IP 时，在分析和合成过程中将收到以下警告消息：
警告：PLL 上的 OUTCLK 端口未在上正确连接。PLL 上的输出时钟端口必须连接。
信息：必须连接
解决方法
发出此警告的原因是，ALTLVDS_RX生成慢速 PLL 时钟，即使时钟处于软 CDR 模式，且仅使用 DPA 时钟。
警告仅表示慢速时钟 PLL 没有扇出风。
因此，可以安全地忽略此警告消息。