文章 ID: 000081211 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

Quartus® II 软件版本 7.1 中Cyclone III 设备的 DCLK 迁移速率设置是否有已知问题?

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

是的,Quartus® II 软件版本 7.1 中Cyclone® III 设备的 DCLK 迁移速率设置出现了问题。该软件错误地在用户模式中设置了较慢的 DCLK 转换速率,以用于Cyclone III 主动串行 (AS) 和主动并行 (AP) 配置方案。配置期间 DCLK 旋转速率正确。与配置期间相比,DCLK 在用户模式下的旋转速度较慢。正确运行时,DCLK 旋转速率在配置和用户模式之间应保持不变。

对版本 7.1 的影响取决于设计与闪存设备连接的设计频率 (Fmax) 和主板设计。 设计离设计最高规格越近,就越有可能对性能产生影响。

此问题仅当您在采用 Cyclone III AS 或 AP 配置方案的用户模式下使用闪存接口时,才影响您的设计。

这个问题从 Quartus® II 软件版本 7.1 SP1 开始修复。

相关产品

本文适用于 1 产品

Cyclone® III FPGA

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。