文章 ID: 000081145 内容类型: 故障排除 上次审核日期: 2016 年 07 月 20 日

在 28nm 器件中使用多器件主动串行 （AS） 配置方案时，我是否可以为从属器件选择 DCLK 频率？

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

不可以，在 Stratix® V、Arria® V 和 Cyclone® V 设备中使用多设备 AS 配置方案时，从设备的 DCLK 始终使用 12.5 MHz 时钟，而您可以选择 12.5、25、50 或 100 MHz 时钟用于主设备的 DCLK。

解决方法

在Stratix® V、Arria® V 和 Cyclone® V 设备中使用多设备 AS 配置方案时，从设备 DCLK 始终使用 12.5 MHz 时钟。

相关产品

本文适用于 14 产品

Cyclone® V SX SoC FPGA
Stratix® V E FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Stratix® V GX FPGA
Arria® V GX FPGA
Cyclone® V GT FPGA
Arria® V GT FPGA
Arria® V GZ FPGA
Cyclone® V E FPGA
Cyclone® V GX FPGA
Arria® V ST SoC FPGA
Cyclone® V SE SoC FPGA
Cyclone® V ST SoC FPGA

更多帮助？

联系支持中心

法律声明

1

在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。