文章 ID: 000081126 内容类型: 故障排除 上次审核日期: 2015 年 03 月 03 日

在 Platform Designer 中，用户指南中没有描述三速以太网 IP 内核时钟名称为何如此？

环境

    英特尔® Quartus® II 订阅版
    三速以太网英特尔® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

三速以太网用户指南 介绍了参数编辑器配置中使用的时钟名称。

 

Platform Designer 使用以下时钟名称：

 

  • control_port_clock_connection
  • pcs_mac_tx_clock_connection
  • pcs_mac_rx_clock_connection
  • receive_clock_connection
  • transmit_clock_connection
解决方法

以下 Platform Designer 时钟名称与参数编辑器中的时钟名称相当：

  • control_port_clock_connection -> clk
  • pcs_mac_tx_clock_connection -> tx_clk
  • pcs_mac_rx_clock_connection -> rx_clk
  • receive_clock_connection - > ff_rx_clk
  • transmit_clock_connection -> ff_tx_clk

相关文章

相关产品

本文适用于 37 产品

英特尔® Stratix® 10 SX SoC FPGA
Cyclone® IV E FPGA
Arria® V SX SoC FPGA
Arria® V ST SoC FPGA
HardCopy™ IV E ASIC 设备
Cyclone® III LS FPGA
Stratix® IV E FPGA
Cyclone® V GT FPGA
Cyclone® III FPGA
Stratix® V GX FPGA
Cyclone® IV GX FPGA
Cyclone® II FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Stratix® II GX FPGA
Stratix® II FPGA
Arria® V GX FPGA
Stratix® V GT FPGA
英特尔® Arria® 10 GT FPGA
Arria® V GT FPGA
Stratix® IV GX FPGA
Stratix® III FPGA
Arria® II GX FPGA
英特尔® Arria® 10 GX FPGA
Arria® II GZ FPGA
Stratix® IV GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
英特尔® Arria® 10 SX SoC FPGA
Arria® GX FPGA
HardCopy™ III ASIC 设备
Cyclone® V SX SoC FPGA
Cyclone® V ST SoC FPGA
HardCopy™ IV GX ASIC 设备
Cyclone® V SE SoC FPGA
英特尔® Stratix® 10 GX FPGA

1

更多帮助？

联系支持中心

法律声明

1

在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。