文章 ID: 000081089 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

VCCIO 引脚位于 PLL 内存条 9、10、11 和 12,如 Web 上的Stratix引脚文件所述?

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明 VCC_PLL引脚为位于内存条 9、10、11 和 12 的引脚输出缓冲区供电,并应连接到选定的 I/O 标准的 VCCIO 电压。VCC_PLL5_OUTA = 银行 9 VCC_PLL5_OUTB的 VCCIO = 银行 10 VCC_PLL6_OUTA的 VCCIO = 银行 11 VCC_PLL6_OUTB 的 VCCIO = 银行 12 的 VCCIO

相关产品

本文适用于 1 产品

Stratix® FPGAs

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。