文章 ID: 000080958 内容类型: 故障排除 上次审核日期: 2017 年 07 月 31 日

为什么英特尔® Arria® 10 IOPLL 输出时钟与基准时钟的下降沿而非上升沿对齐？

环境

  • 英特尔® Quartus® Prime Pro Edition
  • IOPLL 英特尔® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于 Quartus® Prime 软件中存在的问题，IOPLL 仿真模型将显示输出时钟的时钟沿与参考时钟的下降沿对齐，而不是参考时钟的上升沿。

    解决方法

    这不是您在硅中看到的行为。这是模拟模型中的一个错误，不会影响硬件。TimeQuest将分析参考时钟上升沿的计时。

    相关产品

    本文适用于 1 产品

    英特尔® Arria® 10 FPGA 和 SoC FPGA

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。