文章 ID: 000080904 内容类型: 故障排除 上次审核日期: 2021 年 08 月 27 日

为什么我的 Altera PLL 无法锁定在模拟中?

环境

  • 英特尔® Quartus® II 订阅版
  • PLL
  • 模拟
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于 Quartus® II 软件 12.0 版及更早版本中的 Altera PLL 模拟模型出现问题,如果 areset 端口在仿真开始时不高,则 PLL 可能会无法锁定。

    对于针对 Stratix® V、Arria® V 和 Cyclone® V 设备的设计,此问题将影响门级和 RTL 模拟。

    解决方法

    为了避免此问题,请确保使用 Altera PLL 的模拟开始 areset 设置高。

    这个问题从 Quartus® II 软件版本 12.0 SP1 开始修复。

    相关产品

    本文适用于 14 产品

    Cyclone® V ST SoC FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Cyclone® V GX FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V E FPGA
    Arria® V ST SoC FPGA
    Arria® V SX SoC FPGA
    Arria® V GT FPGA
    Arria® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V GS FPGA
    Stratix® V E FPGA
    Stratix® V GX FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。