关键问题
说明
三速以太网 MegaCore 功能可能有恢复 时序违规。故障路径包含全局时钟信号 由FPGA核心逻辑驱动。
恢复时序违规可能会影响您的硬件设计 在重置状态下。
此问题影响在版本中使用 Arria V 设备的所有设计 13.0 的三速以太网 MegaCore 功能。
解决方法
您需要限制 Quartus II 软件中的信号 fitter 来自使用全局时钟 （GCLK）。请参阅 Quartus II 软件编译报告，为受影响者找到合适的路径 重置路径。例如，如果信号中出现时序违规问题 是全局重置altera_tse_reset_synhronizer_chain_out，使用 以下 Quartus® II 软件指派强制信号 不使用 GCLK：
set_instance_assignment 名称 GLOBAL_SIGNAL 关闭 - 至 altera_tse_ps_pma：altera_tse_pcs_pma_instlaltera_tse_top_1000_base_x：altera_tse_top_1000_base_x_instlaltera_tse_reset_synchronizer：reset_sync_0laltera_tse_reset_synchronizer_chain_out
此问题将在三重版本的将来版本中解决 Speed Ethernet MegaCore 功能。