文章 ID: 000080849 内容类型: 故障排除上次审核日期: 2021 年 08 月 27 日

为什么在英特尔® MAX® 10 上使用双配置英特尔® FPGA IP时报告有无限制的时钟？

环境

错误 ID: 1506986933

Quartus 版本

英特尔® Quartus® Prime 标准版

已找到版本: 18.1

FPGA 知识产权

双配置英特尔® FPGA IP

已找到版本: 18.1

BUILT IN - ARTICLE INTRO SECOND COMPONENT

说明

在 MAX®10 上使用双配置英特尔® FPGA IP时，报告无限制时钟：

altera_dual_boot：dual_boot_0|alt_dual_boot_avmm：alt_dual_boot_avmm_comp|alt_dual_boot：alt_dual_boot|ru_clk

解决方法

要解决此问题，在 SDC 文件中生成包括命令 "create_generated_clock"在内的时序限制。