文章 ID: 000080848 内容类型: 错误讯息 上次审核日期: 2020 年 04 月 01 日

关键警告 （16643）：找到INPUT_TERMINATION多个值的“ref_clk”引脚分配。使用值：“OFF”

环境

    英特尔® Quartus® Prime Pro Edition
    三速以太网英特尔® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

由于英特尔® Quartus® Prime Pro 19.1 版出现问题，在默认输入终止时，使用与 LVDS I/O 设计的三速以太网英特尔® FPGA IP时，可能会遇到上述关键警告。
通过使用以下 QSF 分配或通过分配编辑器来覆盖 LVDS 参考时钟。

set_instance_assignment名称INPUT_TERMINATION关闭 - 到 ref_clk

解决方法

要解决此问题，当需要覆盖 LVDS 参考时钟设置的默认输入终止时，请从三速以太网英特尔® FPGA IP的 QIP 文件中删除以下行。

set_instance_assignment - 实体 “ - 库 ”altera_lvds_core14_191“ - 名称 INPUT_TERMINATION DIFFERENTIAL - to inclock

相关产品

本文适用于 10 产品

英特尔® Stratix® 10 SX SoC FPGA
英特尔® Stratix® 10 DX FPGA
英特尔® Arria® 10 SX SoC FPGA
英特尔® Stratix® 10 GX FPGA
英特尔® Cyclone® 10 GX FPGA
英特尔® Arria® 10 GT FPGA
英特尔® Cyclone® 10 LP FPGA
英特尔® Arria® 10 GX FPGA
英特尔® Stratix® 10 MX FPGA
英特尔® Stratix® 10 TX FPGA

1

更多帮助？

联系支持中心

法律声明

1

在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。