文章 ID: 000080814 内容类型: 错误讯息 上次审核日期: 2021 年 08 月 27 日

Error （20263）：在位置（X、X）到（XXX、XXX）等位置为 XXXX LAB、X M20K 和 X DSP 找不到合法解决方案。

环境

  • 英特尔® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    编译英特尔® Stratix®10 个利用率高或逻辑锁区域数量大的设备时，您可能会在英特尔® Quartus® Prime 专业版版本 18.1 中看到此错误。

    解决方法

    以下设置可能有助于布局：

    set_global_assignment名称GLOBAL_PLACEMENT_EFFORT"OPTIMIZE FOR HIGH UTILIZATION"

    此分配将自动包含在英特尔® Quartus® Prime 专业版版本 18.1 Update 1 和更高版本中。

    相关产品

    本文适用于 1 产品

    英特尔® Stratix® 10 FPGA 和 SoC FPGA

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。