文章 ID: 000080799 内容类型: 错误讯息 上次审核日期: 2021 年 08 月 27 日

错误 (20181) IOPLL 的permit_cal输入 <downstream pll=""> 未正确连接。</downstream>

环境

  • 英特尔® Quartus® Prime Pro Edition
  • IOPLL 英特尔® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    英特尔® Quartus® Prime 专业版软件版本 18.0 Update 1 中,在使用级联 PLL 编译英特尔 Stratix® 10 设计时,您可能会看到此错误消息。此错误消息在版本 18.0 Update 1 中是新的,它是在上游 PLL 校准失败时防止下游 PLL 校准的全新合法性检查的结果。

    Error (20181) IOPLL 的permit_cal输入未正确连接。下游 IOPLL 应使用 IOPLL IP 参数编辑器导出,并连接到上游 IOPLL

    解决方法

    为了避免此错误,请在 PLL 的参数编辑器 GUI 中检查"通过内核时钟网络 Cascading 连接到上游 PLL(创建permit_cal输入信号)",以确保下游 PLL 的"permit_cal"输入端口暴露在 PLL 上,而且该端口连接到上游 PLL 的锁定端口。

    相关产品

    本文适用于 1 产品

    英特尔® Stratix® 10 FPGA 和 SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。