文章 ID: 000080779 内容类型: 故障排除 上次审核日期: 2020 年 11 月 16 日

当有多个用于 PCI Express 实例的英特尔® P-Tile Avalon®流时,生成的时钟为何不正确?

环境

  • 英特尔® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于英特尔® Quartus® Prime Pro Edition 软件版本 20.3 出现问题,当有多个面向 PCI Express 实例(具有不同配置的 PCI Express)Avalon®流时,可能无法正确生成 PCIe 时钟。这一问题发生在针对英特尔 Agilex®设备 (P-Tile) 的设计中。IP 生成的 SDC 文件包括与时钟路径匹配的通配符,这仅导致第一个 PCIe IP 的 SDC 文件被正确读取。

    解决方法

    要解决该问题,请使用随附的 SDC 文件替换<IP 实例>/intel_pcie_ptile_ast_310/synth/intel_ptile_pcie.sdc 中生成的一个文件。

    intel_ptile_pcie.sdc

    英特尔® Quartus® Prime 专业版软件 20.4 版解决了问题。

    相关产品

    本文适用于 1 产品

    英特尔® Agilex™ 7 FPGA 和 SoC FPGA F 系列

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。