文章 ID: 000080744 内容类型: 产品信息和文件 上次审核日期: 2021 年 08 月 28 日

Stratix具有 Avalon-MM 接口（桥接）手柄的 PCI Express V 硬核 IP 可以满足多少未处理的读取请求？

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明 Stratix® 面向 PCI Express 的 V 硬核 IP® 通过Avalon-MM 接口（桥接）支持从Avalon-MM 接口实现多达 8 个未读取内容。桥接 8 条读取数据后，在返回任何完成数据之前，应声明 TxsWaitRequest 信号以阻止其他读取。只有在先前的读取完成后，该桥才能接受其他读取。

相关产品

本文适用于 4 产品

Stratix® V FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Stratix® V GX FPGA

1

更多帮助？

联系支持中心

法律声明

1

在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。