文章 ID: 000080712 内容类型: 故障排除 上次审核日期: 2014 年 09 月 08 日

在哪些条件下,确定性延迟 PHY 在 Arria® V GZ 和 Stratix® V 设备中实施 OBSAI 协议时可能无法实现rx_syncstatus?

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

在 Arria® V GZ 和 Stratix® V 设备中使用确定性延迟 PHY 实施 OBSAI 协议时,如果在链接过程中发送空闲IDLE_ACKIDLE_REQ模式,则您可能无法实现rx_syncstatus。您可以通过检索rx_patternalign或表明rx_digitalreset来实现同步。

这适用于具有以下配置的确定性延迟 PHY:

  • 数据速率:6.144 Gbps 或 3.072 Gbps
  • PMA-PCS 数据宽度:20 位
解决方法

要解决此问题,请按照以下步骤操作:

对于 Quartus® II 软件版本,发布 14.0 版本:

  1. 提交 英特尔 PreSales 支持文件以获取软件补丁 (patch0.87)。
  2. 安装补丁后,将以下分配 添加 到您的 Quartus II 设置文件 (.qsf)。
    set_global_assignment - name VERILOG_MACRO“SV_XCVR_CUSTOM_NATIVE_ASSERT_SYNC_STATUS_IMM=”assert_sync_status_imm\“”
  3. 重建 确定性延迟 PHY IP。
  4. 重新编译 设计。

对于 Quartus® II 软件版本 14.0 及更高版本:

  1. 以下分配添加到您的 .qsf 文件。
    set_global_assignment -name VERILOG_MACRO“SV_XCVR_CUSTOM_NATIVE_ASSERT_SYNC_STATUS_IMM=\”assert_sync_status_imm\“”
  2. 重建 确定性延迟 PHY IP。
  3. 重新编译 设计。
  4. 如果您在单个设备中同时实施 CPRI 和 OBSAI 协议, 则打开 英特尔 PreSales 支持以获得进一步支持

相关产品

本文适用于 4 产品

Arria® V GZ FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Stratix® V GX FPGA

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。