文章 ID: 000080681 内容类型: 故障排除 上次审核日期: 2019 年 10 月 23 日

为什么Stratix® 10 25G 以太网 IP 核在开放式情况下会收到随机错误数据包?

环境

    英特尔® Quartus® Prime Pro Edition
    25G 以太网英特尔® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

在极少数情况下,Stratix® 10 25G 以太网 IP 核在开放式条件下运行时仍可能收到随机错误数据包,即没有光纤或 QSFP28 模块连接。

解决方法

此问题的解决方法是将顶级 IP 包装器文件中的 SYNOPT_STRICT_SOP 参数编辑为 1

此变通方法仅适用于禁用了前导码直通功能的设计。

/synth/<file_name>.v 中找到 25G 以太网 IP 变体包装器文件。

在实例化特定于版本的 25G 以太网 IP 时,将 SYNOPT_STRICT_SOP 参数设置从 (0) 更改为 (1)。

不要重新生成 25G 以太网 IP 核。编译您的设计。

/synth/ex_25g.v 中的示例设计 IP 变体文件:

ex_25g_alt_e25s10_191_dyjat6a #(

.SYNOPT_READY_LATENCY (0),

.SYNOPT_CORE_VAR (0),

.SYNOPT_KHZ_REF_EN (0),

.SYNOPT_RSFEC (0),

.SYNOPT_DIV40 (1),

.SYNOPT_LINK_FAULT (0),

.SYNOPT_STRICT_SOP (1)

.SYNOPT_PREAMBLE_PASS (0),

请注意,您可能会在 64 位l1_rx_data总线上观察到垃圾数据。l1_rx_valid应用作接受或忽略数据的指示器。

该问题计划在 Quartus® Prime Pro Edition 软件的未来版本中修复。

相关产品

本文适用于 1 产品

英特尔® Stratix® 10 FPGA 和 SoC FPGA

1

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。