如何在 DisplayPort 英特尔® Arria® 10 FPGA IP 设计示例中禁用 EDID？

扩展显示识别数据 （EDID） 包含接收器设备（例如监视器）信息，如支持的视频分辨率和时序标准。

在 DisplayPort 英特尔® Arria® 10 FPGA IP 设计示例（带汇源并行环回）的 DisplayPort IP 内核参数编辑器中打开 Enable GPU 控制选项时，NIOS® II 处理器将让“EDID 直通”从接收设备（如监视器）接收 EDID，并将其传递到源设备（例如， 图形处理器单元）。

在仅实例化 DisplayPort 接收器的应用程序中，FPGA没有 DisplayPort 源将 EDID 从显示器传递到 GPU（图形处理器单元）。因此，必须禁用 EDID 直通，以便 GPU 读取软件文件夹中的 main.c 中的默认 EDID （altera_4k_edid）。

要禁用 EDID 直通，在软件文件夹中打开 config.h 文件，将DP_SUPPORT_EDID_PASSTHRU参数更改 为 0，并运行 build_sw.sh 脚本以重建 NIOS® II 软件。

将软件/dp_demo文件夹中的 NIOS II® 软件映像 （dp_demo.elf） 下载到FPGA中。

从汇聚到源代码的 EDID PassThru

#define DP_SUPPORT_EDID_PASSTHRU 0// 设置为 1，以实现 EDID 从接收到来源的直通。

其他 DP 接收器将使用默认 EDID。

仅在支持 Tx 和 Rx 时支持 EDID 直通