说明
由于 Quartus® Prime 专业版软件 18.1 及更早版本存在一个问题，您可能会在混合端口 RDW（写入期间读取）中看到新数据而不是无关行为。在 VCS 上运行模拟时，真正的双端口 RAM 会出现此问题。
解决方法
要变通解决此问题，请执行以下命令之一：
- 在 ModelSim 中运行仿真。
- 使用 Post Fit 网表运行仿真。
该问题计划在 Quartus® Prime Pro Edition 软件的未来版本中修复。