文章 ID: 000080607 内容类型: 故障排除 上次审核日期: 2017 年 04 月 13 日

为什么会有无约束的时钟,altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|ru_clk?

环境

  • 英特尔® Quartus® Prime 标准版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于 Quartus® Prime 标准版软件 15.1 版本出现问题,使用Altera 双配置 IP 时,您可以在 TimeQuest 时序分析器中看到此警告消息。在设计目标MAX® 10 个设备时就看到了这个问题。

     

     

    解决方法

    要解决此问题,在 sdc 文件中应用以下限制

    create_generated_clock -name {ru_clk} -source [get_ports {clk}]-divide_by 2-master_clock {clk} [get_registers {*ru_clk}]

    此问题从英特尔® Quartus® Prime 标准版软件版本 16.0 开始修复。

     

    相关产品

    本文适用于 1 产品

    英特尔® MAX® 10 FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。