说明
由于英特尔® Quartus® Prime 专业版软件有一个问题，编译包含 Avalon®-ST Credit Pipeline IP 的设计时，您可能会看到此错误。禁用"使用空"、使用通道或使用错误，且关联的端口宽度未设为 1 时会发生此错误。此问题还仅影响 VHDL 中生成的 Platform Designer 系统。
解决方法
要解决此问题，请在 Verilog HDL 中生成 Platform Designer 系统，或确保未使用的端口宽度设置为 1。
这个问题从英特尔® Quartus® Prime 专业版软件的版本 20.2 开始修复。