文章 ID: 000080570 内容类型: 故障排除 上次审核日期: 2021 年 08 月 27 日

是什么原因导致 fPLL 在 Stratix V、Arria V 或 Cyclone V 设备中无法正常运行？

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

Stratix® V、Arria® V 和 Cyclone® V 设备中的 fPL 需要通过精确电阻器将 RESTF 引脚连接到 GND，才能正常运行。 如果 SCOUTF 引脚直接与 GND 绑定或左侧浮动，则某些或所有 fPL 可能无法工作。

解决方法

请参阅您正在使用的设备的设备引脚连接指南，了解有关如何连接 相关 从而连接 相关引脚的特定指南。

您也可以参阅"PLL 锁损耗的可能原因"。

 

相关产品

本文适用于 15 产品

Arria® V ST SoC FPGA
Arria® V SX SoC FPGA
Stratix® V E FPGA
Cyclone® V SX SoC FPGA
Stratix® V GX FPGA
Cyclone® V E FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Cyclone® V ST SoC FPGA
Cyclone® V GT FPGA
Arria® V GT FPGA
Cyclone® V GX FPGA
Arria® V GX FPGA
Arria® V GZ FPGA
Cyclone® V SE SoC FPGA

更多帮助？

联系支持中心

法律声明

1

在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。