关键问题
说明
面向 Stratix V PCI Express （PCIe） 的 10G 软 XAUI 设计 开发套件在 高速夹层卡 （HSMC） 端口 A 的引脚分配为 使用收发器通道 0、2、3 和 4。
10G XAUI 硬件设计无法针对 Stratix 进行测试 V SI 开发套件，因为设计无法与 外部测试器。
10G XAUI 设计无法满足时序分析要求 适用于 Quartus 软件中的Cyclone V PCIe 开发套件。
此问题影响 Cyclone 中的 10G 以太网 12.1 设计 V 和 Stratix V 28 纳米设备。
解决方法
对于此问题，没有解决方法。
此问题将在未来的 ACDS 版本中解决。