文章 ID: 000080483 内容类型: 错误讯息 上次审核日期: 2020 年 10 月 12 日

内部错误：子系统：STA，文件：/quartus/tsm/sta/sta_clock_mgr.cpp，行：8971

环境

    英特尔® Quartus® Prime 标准版
BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

由于 Quartus® Prime 标准版软件版本 19.1 存在一个问题，您在编译的合成阶段可能会看到此错误。使用 Synplify Pro* FPGA 合成软件进行合成时会发生此内部错误。

解决方法

要解决此问题，请使用以下分配：

set_global_assignment名称DISABLE_LEGACY_TIMING_ANALYZER开启

相关产品

本文适用于 11 产品

Arria® V FPGA 和 SoC FPGA
英特尔® Cyclone® 10 LP FPGA
MAX® V CPLD
Cyclone® V FPGA 和 SoC FPGA
Stratix® IV FPGA
英特尔® Arria® 10 FPGA 和 SoC FPGA
MAX® II CPLD
Arria® II FPGA
Cyclone® IV FPGA
英特尔® MAX® 10 FPGA
Stratix® V FPGA

1

更多帮助？

联系支持中心

法律声明

1

在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。