文章 ID: 000080470 内容类型: 错误讯息 上次审核日期: 2019 年 06 月 04 日

内部错误：子系统：VPR20KMAIN，文件：/quartus/fitter/vpr20k/bsyn_interface/bi_bsyn.cpp，行：171

环境

    英特尔® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

由于英特尔® Quartus® Prime 专业版软件版本 17.1 Update 1 和更高版本出现问题，您在拟合阶段可能会看到此内部错误。此问题仅在针对 10 个设备英特尔® Stratix®出现时发生。

解决方法

要解决此问题，在 Quartus 设置文件 （.qsf） 中添加此限制，并重新编译项目。

set_global_assignment - 名PHYSICAL_SHIFT_REGISTER_INFERENCE关闭

 

相关产品

本文适用于 1 产品

英特尔® Stratix® 10 FPGA 和 SoC FPGA

1

更多帮助？

联系支持中心

法律声明

1

在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。