文章 ID: 000080457 内容类型: 故障排除 上次审核日期: 2019 年 04 月 09 日

为什么我的“为保持时序添加的估计延迟”报告包含错误路径?

环境

    英特尔® Quartus® Prime Pro Edition
    英特尔® Quartus® Prime 标准版
BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

“为保持时间添加的估计延迟”报告可能包含错误路径,因为拟合器报告纯粹由网表驱动。它无法区分同一连接上的多个时序路径。如果保持时间关键路径与设置为假路径的路径共享一个公共部分,则拟合器会将这两个路径视为延迟添加路径。前 100 条路径将显示在报告中。

解决方法

可以安全地忽略 fitter 报告的 为保持时序详细信息添加的估计延迟 部分中的伪路径。

相关产品

本文适用于 3 产品

英特尔® Stratix® 10 FPGA 和 SoC FPGA
英特尔® Arria® 10 FPGA 和 SoC FPGA
英特尔® Cyclone® 10 GX FPGA

1

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。