文章 ID: 000080435 内容类型: 故障排除 上次审核日期: 2021 年 10 月 13 日

为什么在 Platform Designer 可降级为 英特尔® Quartus® Prime Pro 版本 19.1 下实施英特尔® Stratix® 10 PCIe* Avalon®-MM 硬 IP 的 DMA 写入性能?

环境

  • 英特尔® Quartus® Prime Pro Edition
  • QSYS 示例设计
  • 适用于 PCI Express* 的 Avalon-MM 英特尔® Stratix® 10 硬核 IP
  • 适用于 PCI Express* 的 Avalon-MM 英特尔® Stratix® 10 硬核 IP
  • 适用于 PCI Express* 英特尔® FPGA IP 的 Avalon-MM Stratix® V 硬核 IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    关键问题

    说明

    使用英特尔® Quartus® Prime Pro 版本 19.1 时,英特尔® Stratix®的 10 PCIe* Avalon®-MM 硬 IP 在使用 Platfrom Designer Avalon®-MM 互连时,DMA 写入出现了性能问题,从而降低了吞吐量。

     

     

    解决方法

    不使用 Platform Designer 的独立实施不受此问题的影响。

    如果使用英特尔® Quartus® Prime Pro 版本 19.1,则下载并安装下面的补丁 0.08 以修复 DMA 写入效率问题。

     

    下载适用于 Windows (.exe) 的英特尔® Quartus® Prime Pro 版本 19.1 补丁 0.08

    下载英特尔® Quartus® Prime Pro 版本 19.1 补丁 0.08 Linux 版 (.run)

    下载 英特尔® Quartus® Prime Pro 版本 19.1 补丁 0.08 (.txt) 的自述文件

     

    此问题从英特尔® Quartus® Prime Pro 软件版本 19.2 开始修复。

    相关产品

    本文适用于 1 产品

    英特尔® Stratix® 10 FPGA 和 SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。