文章 ID: 000080424 内容类型: 故障排除 上次审核日期: 2021 年 08 月 27 日

为什么使用低延迟 100G 以太网英特尔® Stratix® 10 FPGA IP 内核,链路后rx_pcs_ready不稳定?

环境

  • 英特尔® Quartus® Prime Pro Edition
  • 低延迟 100G 以太网英特尔® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    关键问题

    说明

    由于低延迟 100G 以太网英特尔® Stratix® 10 FPGA IP 内 核rx_pcs_ready 可能在链路后不稳定。

    这是由重置发布序列的问题引起的,PHY 可能无法稳定,导致 PCS 随时可以取消维护,并导致某些数据包在流量期间丢弃。

    解决方法

    要在使用英特尔® Quartus® Prime 软件 18.0 及更早版本时解决此问题,忽略重置后 rx_pcs_ready 上的任何故障。

    此问题已在英特尔® Quartus® Prime 软件的版本 18.0.1 开始修复。

    相关产品

    本文适用于 1 产品

    英特尔® Stratix® 10 FPGA 和 SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。