为什么我的多通道 10/25G 变体启用了 PTP，以及适用于以太网的 E-Tile 硬 IP 的“EHIP1/3”的“PTP 通道布局限制”英特尔® Stratix®万FPGA IP 在 fitter 中失败？

由于英特尔® Quartus® Prime 专业版软件版本 19.1.1 及更早版本出现问题，启用了 PTP 的多通道 10/25G 版本以及适用于以太网 英特尔® Stratix® 10 FPGA IP 的多通道变体的“PTP 通道布局限制”（EHIP1/3）将在 fitter 中失效。

fitter 错误将采用以下表格：

错误 （15744）：在凌动中“av_top|alt_ehipc3_0|alt_ehipc3_hard_inst|EHIP_CORE.c3_ehip_core_inst'

设置必须与其中一个或多个条件匹配：

（ 拓扑 ！= ELANE_1CH_PTP ）或 （ 拓扑 ！= ELANE_1CH_PTP ）

但是以下分配违反了上述条件：

拓扑 = ELANE_1CH_PTP

在凌动'av_top|alt_ehipc3_0|alt_ehipc3_hard_inst|SL_NPHY.altera_xcvr_native_inst|alt_ehipc3_nphy_elane|g_xcvr_native_insts[0].ct3_xcvr_native_inst|inst_ct3_xcvr_channel|inst_ct3_hssi_ehip_lane'

Error （15744）：设置必须与其中一个或多个条件匹配：

（ 拓扑 ！= ELANE_1CH_PTP ）或 （ 拓扑 ！= ELANE_1CH_PTP ）

但是以下分配违反了上述条件：

拓扑 = ELANE_1CH_PTP

要解决此问题，在 GUI 中选择“EHIP0/2”选项的“PTP 通道布局限制”，并相应地更改设备的引脚。