文章 ID: 000080293 内容类型: 故障排除 上次审核日期: 2021 年 08 月 29 日

local_init_done在 DDR/DDR2 高性能控制器模拟中出现高性能后，为什么 PLL 重新配置信号会切换？

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

进入local_init_done信号所指出的用户模式后，PLL 将重新配置，因为进入用户模式后，通过模拟内核路径校准序列来考虑电压和温度变化。

如果电压和温度在用户模式下有所不同，mimic 路径每 200ms 会重新校准。

有关详细信息，请参阅 外部 DDR 内存 PHY 接口宏功能用户指南 （Altmemphy） （PDF） 的"Mimic Path"部分。

相关产品

本文适用于 2 产品

Stratix® III FPGA
Stratix® II FPGA

更多帮助？

联系支持中心

法律声明

1

在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。