文章 ID: 000080267 内容类型: 错误讯息 上次审核日期: 2015 年 12 月 15 日

错误:**_emif_a10_hps_0:25.0 MHz 的 PLL 参考时钟频率无效。请选择另一个值,或启用使用推荐值的选项。

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

出现此错误消息是因为 PLL 参考时钟设置不符合 I/O PLL 要求。有关更多详细信息,请参阅 Arria 10 EMIF IP 在 15.1 中对 I/O PLL 配置实施的勘误新限制

 

解决方法

您将需要应用 更高的 PLL 参考时钟频率设置,以满足 I/O PLL 性能。

相关产品

本文适用于 3 产品

英特尔® Arria® 10 GT FPGA
英特尔® Arria® 10 GX FPGA
英特尔® Arria® 10 SX SoC FPGA

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。