文章 ID: 000080247 内容类型: 产品信息和文件 上次审核日期: 2016 年 02 月 10 日

Altera_PLL 宏功能产生的输出时钟频率有多精确?

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

Altera_PLL 宏功能将显示有关其提供所需输出时钟频率能力的两条消息之一。如果实际输出时钟频率在请求的输出时钟频率的 0.5Hz 以内,消息窗口将显示以下内容:

“信息:fpll:能够通过用户设置实现 PLL”

如果实际输出时钟频率比请求的输出时钟频率高 0.5Hz,将显示以下消息:

“警告:fpll:能够实现 PLL - 实际设置与请求的设置不同”

解决方法

要确定在整数模式下工作的 PLL 的实际输出时钟频率,您可以使用 锁相环基础知识,PLL 中所示的公式。

要确定以分数模式工作的PLL的实际输出时钟频率,可以参考下面的相关解决方案。

相关产品

本文适用于 15 产品

Stratix® V E FPGA
Cyclone® V SE SoC FPGA
Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Cyclone® V E FPGA

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。