文章 ID: 000080229 内容类型: 故障排除 上次审核日期: 2021 年 08 月 29 日

Arria V 和 Cyclone V 硬核内存控制器选项可能无法在具有 2 个芯片选择的接口上正常运行

环境

  • 英特尔® Quartus® II 订阅版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    关键问题

    说明

    此问题影响 DDR2 和 DDR3、LPDDR2、QDR II 和 RLDRAM II 产品。

    在 Arria V 和 Cyclone V 设备上,硬核内存控制器选项 对于用户刷新、自刷新或深度断电,可能无法运行 使用两个芯片选择的接口正确运行。此问题可能 使模拟挂起,在某些情况下可能会导致硬件 失败。

    解决方法

    此问题的变通办法是编辑 RTL 文件 altera_mem_if_hard_memory_controller_top_arriav.sv (适用于 Arria V 设计) 或 altera_mem_if_hard_memory_controller_top_cyclonev.sv (适用于 Cyclone V 设计),并更改以下行:

    .localrefreshchip ( local_refresh_chip ), .localdeeppowerdnreq ( local_deep_powerdn_req ), .localdeeppowerdnchip ( local_deep_powerdn_chip ), .localselfrfshreq ( local_self_rfsh_req ), .localselfrfshchip ( local_self_rfsh_chip ),

    自:

    .localrefreshchip ( local_refresh_chip_wire ), .localdeeppowerdnreq ( local_deep_powerdn_req ), .localdeeppowerdnchip ( local_deep_powerdn_chip_wire ), .localselfrfshreq ( local_self_rfsh_req ), .localselfrfshchip ( local_self_rfsh_chip_wire ),

    此问题将在将来的版本中修复。

    相关产品

    本文适用于 2 产品

    Cyclone® V FPGA 和 SoC FPGA
    Arria® V FPGA 和 SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。