文章 ID: 000080224 内容类型: 故障排除 上次审核日期: 2021 年 08 月 29 日

DDR3 SDRAM 高性能控制器何时支持跳过校准模式?

环境

  • 模拟
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    跳校准模式仅适用于 CAS 延迟 (CL) = 6,CAS 写入延迟 (CWL) = 5,频率高达 400MHz,频率高达 CL=7 和 CWL=6,频率在 401MHz 到 533MHz 之间。在 跳卡校准模式下,不支持其他 CL 和 CWL 频率组合。在频率小于 400MHz 的 Megawistreamd 中,有必要生成快速校准模式或全校准模式模型。

    相关产品

    本文适用于 1 产品

    Stratix® IV GX FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。