文章 ID: 000080192 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

我是否可以将输入差分时钟或数据引脚放置在没有 2.5V VCCIO 供电的 I/O 组中？

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

Stratix® V、Arria® V 和 Cyclone® V 设备中，差分输入缓冲区由 VCCPD 提供支持差分输入的 2.5 伏。 您可以选择 I/O 组的 VCCIO 电源（如下） - 1.2、1.25、1.35、1.5 或 1.8-V，并将 I/O 组的 VCCPD 电源设置为 2.5-V。当 VCCIO 为 3.0-V 时，不支持差分输入 I/O 标准。

 

解决方法

相关产品

本文适用于 14 产品

Stratix® V GX FPGA
Cyclone® V GT FPGA
Cyclone® V SE SoC FPGA
Cyclone® V GX FPGA
Cyclone® V E FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SX SoC FPGA
Arria® V GT FPGA
Arria® V GX FPGA
Arria® V ST SoC FPGA
Arria® V SX SoC FPGA
Stratix® V E FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA

更多帮助？

联系支持中心

法律声明

1

在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。