说明
MAX® V 设备支持使用 LVDS_E_3R I/O 标准模拟 LVDS 输出。 如果将LVDS_E_3R I/O 标准应用于输出，Quartus® II 软件将推断一个反转输出来组成差分对。 推断的差分对的布线不会受限，并且两个输出引脚之间可能具有非常高的偏差。
解决方法
为确保 Quartus® II 软件使用差分对两部分之间的低偏斜路由，输出必须是来自 maxv_io WYSIWYG 的输出。
ALTLVDS_TX兆功能包括maxv_io WYSIWYG，因此ALTLVDS_TX兆功能的任何输出都将自动使用正确的路由。
该maxv_io包含在设备库中，如下所示：
Verilog：/eda/sim_lib/maxv_atoms.v
VHDL：/eda/sim_lib/maxv_components.vhd