文章 ID: 000080163 内容类型: 产品信息和文件 上次审核日期: 2021 年 08 月 28 日

如何将源同步补偿模式用于多引脚总线?

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

从 Quartus® II 软件版本 7.2 开始,PLL 源同步补偿模式可以补偿多个焊接到输入寄存器的路径,如数据总线。使用分配编辑器中的"PLL 补偿"分配选择哪些输入引脚用作 PLL 补偿目标。例如,如果输入寄存器由源同步补偿 PLL 的相同输出驱动,则可以包括您的整个数据总线。要获得适当的补偿,所有的引脚应该位于设备的同一侧。 PLL 对输入引脚的补偿:补偿总线中所有输入引脚的对应填充到寄存器延时时间最长。

如果您不选择补偿目标,Quartus II 软件会自动选择由 PLL 的补偿输出驱动的所有引脚作为补偿目标。

在 Quartus® II 软件版本 7.1 SP1 和更早的版本中, PLL 源同步补偿模式可以仅补偿 IOE 寄存器的一条输入路径。有关解决方案 部分中的解决方案,请参阅 Quartus II 软件版本 7.1 SP1 和更早版本中的问题详细信息。

相关产品

本文适用于 6 产品

Cyclone® III FPGA
Cyclone® II FPGA
Arria® GX FPGA
Stratix® II GX FPGA
Stratix® II FPGA
Stratix® III FPGA

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。