文章 ID: 000080153 内容类型: 产品信息和文件 上次审核日期: 2015 年 03 月 09 日

如何在 英特尔® Arria® 10 FPGAs 中收敛竞争保留和设置违规的时序?

环境

  • 英特尔® Quartus® II 订阅版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    在 英特尔® Arria® 10 个设备中,Quartus® II 软件 fitter 会自动将寄存器装入自适应逻辑模块 (ALM) 中,以优化区域。如果抓握关键型寄存器打包在与驱动 LUT 的 ALM 相同,路由器将在 LUT 前增加电线以避免维持时间违规。这可能会对通过相同 LUT 进行的关键路径设置产生负面影响,使得修复设置和保持围绕此结构的时间违规变得困难。

    解决方法

    新的 Quartus 设置文件 (。QSF) 分配的可用性会妨碍自动打包寄存器及其将 LUT 驱动到同一个 ALM。这样,路由器就可以直接在寄存器前面添加必要的固定固定线,并且不会对通过 LUT 本身的关键路径设置造成负面影响。

    要防止寄存器/LUT 包装,使用以下分配:

    set_instance_assignment -name QII_AUTO_PACKED_REGISTERS OFF -to <inst_name>

    此分配适用于 Quartus® II 软件版本 14.0 英特尔 Arria 10 FPGA版和更高版本。Quartus® II 软件的未来版本计划自动处理此操作。

    相关产品

    本文适用于 3 产品

    英特尔® Arria® 10 GT FPGA
    英特尔® Arria® 10 GX FPGA
    英特尔® Arria® 10 SX SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。