文章 ID: 000080054 内容类型: 故障排除 上次审核日期: 2021 年 08 月 29 日

在 FPGA 引脚处探查时,封装效果

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

在比较内存设备上探测的信号和FPGA引脚时,在 oscilloscope 上观察到,与内存引脚上的信号相比,FPGA针上的信号有严重的反射。 这是由于以下所述的封装效果:

FPGA:

1. FPGA封装有非常长的踪迹(例如,Stratix® V 中 ~50-150ps)。

2. 由于 FPGA支持的不同 IO 标准,缓冲区具有较高的电容。

独立内存组件:

1. 封装跟踪相对较短 (~10-30ps)。

2. 缓冲区的电容要低得多(通常为 1.8pF)。

FPGAs中,信号在 IO 缓冲区终止,不在引脚处。 由于封装跟踪长度较大,在FPGA引脚处进行探测就像是在传输线中间进行探测,并异常终止。这就是为什么在范围上看到反射的原因。 由于内存包跟踪比FPGA短得多,因此内存引脚上的信号看起来更好,而且反射更少。

如果使用主板模拟工具(如 Hyperlynx)模拟相同的信号,则可以看到这些效果在观察 IO 缓冲区信号时会消失。 为此,Altera建议客户针对 ISI 和交叉串扰执行主板级模拟,而不是直接测量。

有关主板模拟和计算通道信号完整性的更多信息,请参阅 英特尔 FPGA Wiki:测量通道信号完整性 (HTML)上的以下页面

相关产品

本文适用于 25 产品

Cyclone® V GT FPGA
Cyclone® III FPGA
Stratix® V GX FPGA
Cyclone® IV GX FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V GX FPGA
Stratix® V GT FPGA
Arria® V GT FPGA
Stratix® III FPGA
Stratix® IV GX FPGA
Arria® II GX FPGA
Arria® II GZ FPGA
Stratix® IV GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Cyclone® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SE SoC FPGA
Cyclone® IV E FPGA
Arria® V SX SoC FPGA
Arria® V ST SoC FPGA
Cyclone® III LS FPGA
Stratix® IV E FPGA

1

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。