文章 ID: 000080038 内容类型: 错误讯息 上次审核日期: 2021 年 08 月 28 日

警告 (11106):共享 VREF 用作 GPIO <pin action="" fmax="" name="" performance.="" reduces="" this=""></pin>

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明 与支持双用途 VREF 引脚的设备中的其它引脚相比,VREF 引脚具有较高的引脚电容。避免将 VREF 引脚用作总线或时钟功能的 I/O 引脚,因为较高的电容会减慢边缘速率并影响 I/O 时序。 
解决方法

 

相关产品

本文适用于 5 产品

Arria® V GT FPGA
Arria® V GX FPGA
Arria® V SX SoC FPGA
Arria® V ST SoC FPGA
Arria® V GZ FPGA

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。