文章 ID: 000080016 内容类型: 故障排除 上次审核日期: 2021 年 08 月 29 日

我可以访问用于在用户模式下校准 DDR、DDR2、DDR3 高性能控制器或 Altmemphy 的写入数据模式的内存位置吗？

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

内存组 0、行 0 和列地址 0 至 55 存储校准数据。您可以在用户模式下访问这些内存位置。

如果您重置控制器的校准过程再次开始，您将在上述内存位置丢失数据，因为校准数据会再次被重新编写。

相关产品

本文适用于 8 产品

Cyclone® III FPGA
Arria® GX FPGA
Stratix® II GX FPGA
Stratix® II FPGA
Stratix® IV GX FPGA
Stratix® III FPGA
Arria® II GX FPGA
Stratix® IV E FPGA

更多帮助？

联系支持中心

法律声明

1

在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。