文章 ID: 000080003 内容类型: 产品信息和文件 上次审核日期: 2014 年 12 月 09 日

如果未编程FPGA,如何为英特尔® Arria® 10 FPGA HPS 硬内存控制器连接时钟和重置?

环境

  • Quartus® II Subscription Edition
  • Clock
  • Reset
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    英特尔® Arria® 10 FPGA HPS 硬内存控制器 (HMC) 可以在未配置 FPGA 结构时使用,但锁相环 (PLL) 参考时钟和重置信号必须以特定的方式进行配置。

    解决方法

    只有 I/O 列最初必须配置为 HPS HMC 才能使用;无需配置FPGA结构。

    建议将 HPS HMC 的 PLL 参考时钟来自 I/O 组的专用输入时钟引脚。在 Platform Designer 中,您将 HPS HMC 的时钟输入 (pll_ref_clk_clock_sink) 端口连接到可导出的时钟源连接到专用输入时钟引脚或直接导出该信号。

    如果 FPGA 结构未配置,则无法使用 HPS HMC 的global_reset_n输入。此外,此全球重置将重置整个 I/O 列,而不仅仅是用于 HPS HMC 的 I/O 组。在 Platform Designer 中,您导出 HPS HMC 的重置输入 (global_reset_reset_sink) 信号,或者您可以将其绑定为可以在FPGA结构配置后使用的重置源。

    HPS 可以通过 HPS 可在可访问的 IOAUX 校准空间中的寄存器间接重置 HPS HMC。在 HPS 和 I/O 列之间存在两个 8 位总线(core2seq seq2core),允许软件在Nios® II内存空间写入和读取寄存器。HPS 的重置管理器通过这些总线(定义 为端口 hmc_gpio_core2seq和hmc_gpio_seq2core)与 Nios® II处理器的握手。这些 GPIO 端口是 HPS 和 I/O 列之间的硬连接。要请求重置和重新校准 HPS HMC,软件可以将0x0f写入 core2seq 寄存器,以开始握手。

    HPS 与Nios II 处理器之间的握手

    Nios II处理器采用 core2seq 寄存器,直到软件将0x0f写入 core2seq 寄存器。

    Nios II 处理器将在 seq2core 总线上写入0x07以确认已看到重置请求并已启动流程。

    HPS 将访问 seq2core ,直到发现Nios II处理器已写入0x08指示重置和重新校准完成。

    HPS 将写0x00至 core2seq 以确认Nios II处理器已完成。


    Nios II 处理器将0x00写入 seq2core 以完成握手。

    在摘要中

    您应先重置 HPS,然后让 HPS 通过 Nios II 处理器间接重置 HMC。

    相关产品

    本文适用于 3 产品

    Intel® Arria® 10 GT FPGA
    Intel® Arria® 10 GX FPGA
    Intel® Arria® 10 SX SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。