说明
三速以太网 MegaCore® 功能用户指南 指出，mdio_addr1硬件重置值为"1"。这仅在 MDIO 选项打开的情况下才适用。如果在三速以太网 IP 实例中关闭 MDIO 选项，则 mdio_addr1 硬件重置值为"0"。
环境
BUILT IN - ARTICLE INTRO SECOND COMPONENT
相关产品
本文适用于 28 产品
Cyclone® V GT FPGA
Cyclone® III FPGA
Stratix® V GX FPGA
Cyclone® IV GX FPGA
Cyclone® V GX FPGA
Cyclone® II FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Stratix® II GX FPGA
Stratix® II FPGA
Arria® V GX FPGA
Stratix® V GT FPGA
Arria® V GT FPGA
Stratix® III FPGA
Stratix® IV GX FPGA
Arria® II GX FPGA
Arria® II GZ FPGA
Stratix® IV GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Arria® GX FPGA
Cyclone® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SE SoC FPGA
Cyclone® IV E FPGA
Arria® V ST SoC FPGA
Cyclone® III LS FPGA
Stratix® IV E FPGA