文章 ID: 000079783 内容类型: 故障排除 上次审核日期: 2015 年 01 月 01 日

Cyclone® V SoC 引脚输出表：已知问题

环境

  • 英特尔® Quartus® Prime 设计软件
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    问题 95669： 在出现修订 1.1 及更低版本的Cyclone® V SoC（SE、ST 和 SX）引脚输出文件中，SD/MMC 时钟引脚被错误地标记。您会注意到引脚输出文件与 Cyclone V 设备产品家族引脚连接指南 （PDF） 之间的名称不匹配。在引脚连接指南中，时钟引脚命名为SDMMC_FB_CLK_IN和SDMMC_CCLK_OUT。但是，引脚文件使用过时的名称SDMMC_CLK_IN和SDMMC_CLK。

    当您将引脚名称从引脚文件交叉引用到 PCG 时，可以SDMMC_CLK_IN SDMMC_FB_CLK_IN，与SDMMC_CLK SDMMC_CCLK_OUT。

    解决方法

    .

    相关产品

    本文适用于 4 产品

    Cyclone® V ST SoC FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V FPGA 和 SoC FPGA
    Cyclone® V SX SoC FPGA

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。