不行,Altera® Megawitusds IP 的设计仅适用于 Quartus® II 软件分析和合成。它们无法与第三方合成工具合成。
下面是一个有关如何在 Synplify 中使用Altera IP 的示例:
您应该使用syn_black_box指令,或者在 Verilog 中可以提供一个空模块,Synplify 会自动将其推断为黑盒。此空模块是 Megawi_bb d 生成的 *_bb.v 文件。
不行,Altera® Megawitusds IP 的设计仅适用于 Quartus® II 软件分析和合成。它们无法与第三方合成工具合成。
下面是一个有关如何在 Synplify 中使用Altera IP 的示例:
您应该使用syn_black_box指令,或者在 Verilog 中可以提供一个空模块,Synplify 会自动将其推断为黑盒。此空模块是 Megawi_bb d 生成的 *_bb.v 文件。
1
在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。
本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。