说明
不行，Altera® Megawitusds IP 的设计仅适用于 Quartus® II 软件分析和合成。它们无法与第三方合成工具合成。
下面是一个有关如何在 Synplify 中使用Altera IP 的示例：
您应该使用syn_black_box指令，或者在 Verilog 中可以提供一个空模块，Synplify 会自动将其推断为黑盒。此空模块是 Megawi_bb d 生成的 *_bb.v 文件。