文章 ID: 000079723 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

为什么基于 DDR SDRAM、DDR2 SDRAM 和 DDR3 SDRAM Altmemphy 和 UniPHY 的控制器违反了控制器 GUI 中内存预设编辑器中规定的最大刷新间隔？

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

控制器不保证在预设编辑器的指定时间内进行刷新。根据控制器的工作情况和银行状态，这可能需要一段时间。当刷新中断发生在顺序突发事务中时，刷新时间可能会比最佳时间晚 135n。

变通方法是将预设编辑器的 tREFI 降低为 7.6us 的工作值。Altera建议将 200n 减少用于安全方面。

相关产品

本文适用于 9 产品

Cyclone® IV GX FPGA
Cyclone® III LS FPGA
Cyclone® III FPGA
Stratix® V GX FPGA
Stratix® IV GT FPGA
Stratix® IV E FPGA
Stratix® IV GX FPGA
Stratix® III FPGA
Arria® II GX FPGA

更多帮助？

联系支持中心

法律声明

1

在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。