在 Quartus® II 软件版本 12.1 中，当 UniPHY DDR3 IP 配置适用于单个 Rank 接口并满足这些要求时，启用 DQS 跟踪：
英特尔® Stratix® V，Arria® V GZ。 内存时钟频率>= 750MHz
Arria® V（GX、GT、SX、ST）：内存时钟频率>= 534 MHz。 对于 -5 速度等级设备，当内存时钟频率>= 450MHz 时。
在 DQS 跟踪过程中，用户的应用程序会看到获取 DDR3 内存访问出现延迟。
有两种不同的延迟类型：
1） 每次内存刷新周期后都会进行 DQS 跟踪样本，并且内存读取是否存在。对于四分之一速率接口，这通常需要 800n 左右。
2） DQS 跟踪更新：一旦积累了足够的 DQS 跟踪样本，就会发生对 DDR3 数据路径 I/O 延迟设置的更新，从而导致较长的延迟。DQS 跟踪更新至少需要 4us 时间，并且会随着接口中的 DQS 组数量的增加而增加。
如果这些延迟不影响您的应用程序，您也无需更改任何内容。
如果这些延迟影响您的应用程序，可以使用下面的变通办法。
1） 在 //Retrieval 信息中编辑顶级 DDR3 IP 文件：参数部分，并设置以下两个参数：-
通用名称=“FORCE_DQS_TRACKING”值=“禁用”
通用名称=“ENABLE_EXTRA_REPORTING”值=“true”（仅在 Quartus® II 12.1 中生成 IP 时才更改此参数。 如果在 Quartus® II 软件版本 12.1SP1 或更高版本中生成，则其后同步时序默认报告）
2） 重新生成 IP。
3） 编译项目。
4） 观察时间查询报告 DDR。
还显示额外的时序空间，包括后同步。DQS 跟踪仅影响后同步时序。
如果在所有 Timequest 时序模型案例中，后同步计时具有正空间（在温度限制下缓慢而快速），则可以将禁用 DQS 跟踪的生成的 IP 代码用于您的项目。
如果任何其他 TimeQuest 报告 DDR 时序利润率显示负利润率，则这是需要解决的不同问题。
如果后同步计时显示负余量，请联系Altera。