说明
如果在 CYCLONE® III 中将另一个符合 3.0V 或 3.3V I/O 标准的引脚和 QFP 封装中Cyclone® IV GX 设备中Cyclone® III 和 Cyclone® IV E 设备，则会看到此错误消息。
这限制了选定 I/O 标准输入与输出到 QFP（Cyclone® III 和 Cyclone® IV E）和 QFN （Cyclone® IV GX） 封装上的 DCLK 引脚的接近。例如，如果 I/O 使用 3.0V 或 3.3V I/O 标准，则必须分离 I/O 与 QFP 和 QFN 封装的 DCLK 之间的一部分分离。因此，您应该注意，不要将任何符合 3.0V 或 3.3V I/O 标准的引脚分配到 DCLK 引脚位置。2.5V I/O 标准允许与 DCLK 引脚相邻。
此 I/O 布局限制最大限度地减小了从相邻 I/O 到 DCLK 引脚的噪声耦合。因此，Quartus® II 软件可以检查此限制。
解决方法
如果问题针的切换速率非常低（例如重置引脚），则可以在该单端引脚上应用 I/O MAX 0MHz 的切换速率分配，以绕过此错误消息。
不建议将 I/O MAX 0MHz 的切换速率设置应用于任何活动性切换引脚。Quartus® II 软件中的引脚放置规则得到执行，以确保噪音信号不会损坏相邻信号。如果您在开关引脚上使用 I/O MAX 切换速率设置来绕过这些放置规则，您的设计可能无法按预期运行。